Въведение
(Днес говорим главно за архитектурата на процесора, що се отнася до технологията на процеса, можете да се обърнете към записа „32nm“)
Преглеждайки предишните поколения процесори, не е трудно да открием, че Intel поддържа водещата си позиция в индустрията през по-голямата част от времето. Независимо дали става дума за ранната микроархитектура P5/P6, брилянтната микроархитектура Core и процесора за микроархитектура Nehalem, който е на път да бъде напълно представен на пазара, той беше или е на път да насърчи трансформацията на цялата индустрия.
P5 архитектура
Pentium приема P5 архитектура, която се оказа страхотна иновация. В историята на разработката на Intel първото поколение Pentium определено е важен продукт. Тази марка дори се използва днес и има история от повече от десет години. Въпреки че цялостната производителност на първото поколение Pentium 60 е много обща, дори не много по-добра от 486DX66, когато се отрази основното предимство на честотата, мощността, показана в този момент, е шокираща. Pentium 75, Pentium 100 и Pentium 133, класически продукти, някога доминиращи в индустрията.
P6 архитектура
В ерата на Pentium, въпреки че Intel запази водеща позиция в процесорната микроархитектура, Intel не спря своя напредък, така че пуска следващото поколение Pentium продукти. В случая с Pentium II, Intel възприе защитена с патент P6 архитектура. Най-голямата разлика между архитектурата P6 и архитектурата P5 на Pentium е, че L2 кешът, интегриран преди това в дънната платка, е трансплантиран в процесора, което значително ускорява четенето на данни и скоростта на попадение и подобрява производителността.
Обща архитектура
Архитектура NetBurst
Микроархитектурата NetBurst е наследник на микроархитектурата P6, първата, която използва тази архитектура, е ядрото Willamette през 2000 г. Launch. Willamette е ядрото на първо поколение процесор Pentium IV и всички процесори Pentium IV използват микроархитектура Netburst. Foster (процесорът Xeon), пуснат на пазара през 2001 г., също използва тази архитектура. В същото време Celeron и Celeron D, базирани на Pentium IV, както и двуядрените Pentium D и Pentium Extreme Edition, всички използват тази архитектура.
Микроархитектурата Intel NetBurst, проектирана въз основа на производителността, увеличи честотата с повече от 40%. Въпреки че стойността на IPC е ниска, увеличаването на честотата компенсира недостатъка (производителност = честота × IPC) и е крайната потребителят осигурява по-висока обща производителност. Подобно на микроархитектурата P6, микроархитектурата Intel NetBurst разчита на извънредно спекулативно изпълнение. Въпреки че алгоритъмът за прогнозиране на разклонения е доста точен, той не може да бъде 100% правилен.
Архитектура на Intel (9 снимки)
In order to minimize the loss caused by branch misprediction and maximize the average IPC, the extended deep pipeline technology is adopted The Intel NetBurst microarchitecture greatly reduces the number of branch prediction errors and provides a quick way to recover from these errors. In order to minimize the loss caused by mispredictions, Intel NetBurst microarchitecture implements an advanced dynamic execution engine and an execution tracking cache.Заслужава обаче да се спомене, че микроархитектурата Intel NetBurst използва супер-тръбопроводна технология, която удвоява дълбочината на тръбопровода в сравнение с микропроцесорната архитектура P6, но по-късните практически приложения показват, че тръбопроводът е подобрен След дължината, ефективността на изпълнение ще бъдат силно намалени.
Единственият начин да се отстрани този проблем е да се увеличи основната честота и отново да се увеличи капацитетът на вторичния кеш.
Въпреки това, поради ограниченията на процеса на процесора по това време, мястото за подобряване на основната честота на процесора става все по-малко и по-малко. В същото време огромният капацитет на кеша също е бреме, което не само увеличава разходите, но и кара топлината да се покачва рязко. Това налага на Intel навреме да направи нови и фундаментални корекции на процесорната микрорамка.
Основна микроархитектура
Тъй като архитектурата NetBurst вече не може да отговори на нуждите на бъдещото развитие на процесорите, Intel стартира иновативната микроархитектура Core през 2006 г.
1. Ефективността на тръбопровода е значително подобрена.
The processor research and development idea of the supreme frequency has obviously been eliminated. The Core micro-architecture processor shortens the super-pipeline to 14 stages, which will greatly improve the overall efficiency. In addition, the Основна микроархитектура uses four sets of instruction compilers, which means that four x86 instructions can be compiled in a single frequency cycle. The four sets of instruction compilers consist of three sets of simple compilers (Simple Decoder) and a set of complex compilers (Complex Decoder). Among the four sets of instruction compilers, only the complex compiler can process complex x86 instructions consisting of up to four microinstructions. If unfortunately encounter a very complex instruction, the complex compiler must call the Microcode Sequencer (Microcode Sequencer) in order to obtain the microinstruction sequence.
За да си сътрудничи с ултрашироката единица за компилиране, единицата за извличане на инструкции на микроархитектурата Core извлича шест x86 инструкции от кеша за инструкции от първи ред към буфера за компилация на инструкции (Опашка за инструкции), определя дали има двойка, която отговаря на сливането на макро инструкции и след това изпрати до пет x86 инструкции към четирите комплекта компилатори на инструкции. Компилаторът на инструкции с четири групи изпраща четири компилирани микроинструкции към станцията за резервиране във всеки честотен цикъл и станцията за резервации след това изпраща съхранените микроинструкции към пет изпълнителни единици.
Тъй като дължината на инструкцията, форматът и режимът на адресиране на набора от инструкции x86 са доста объркващи, дизайнът на декодера на инструкции x86 е много труден. Но днешната ситуация се е променила. От една страна, високата честота има голяма зависимост от четиригруповата стройна структура. От друга страна, други спомагателни технологии също могат да компенсират проблема с решаването на режима на хаотично адресиране до голяма степен. Няма съмнение, че тази инициатива на Intel ще бъде крайъгълен камък в дизайна на архитектурата на процесорното ядро.
2. Чисто нови цели числа и единици с плаваща запетая
От архитектурата P6 до NetBurst, промените в целите числа и единиците с плаваща запетая все още са доста очевидни, но промените в микроархитектурата Core също не са малки, но някои ключови технологии се променят обратно към P6 Design в ерата на архитектурата. Core има 3 64-битови единици за изпълнение на цели числа, всяка от които може да изпълнява индивидуално 64-битови аритметични операции с цели числа.
За първи път процесорите Intel x86 могат да изпълняват 64-битови цели числа независимо, което също така позволява на Core да бъде в челните редици на своите конкуренти. В допълнение, 64-битовите цели числа използват независими портове за данни, така че Core може едновременно да изпълни 3 набора от 64-битови цели числа в един цикъл. Изключително силната целочислена аритметична единица позволява на Core да играе широка и мощна роля в игри, сървърни проекти, мобилни устройства и т.н.
В предишната архитектура NetBurst производителността на модула с плаваща запетая е много обща и архитектурата Core е направила много подобрения за справяне с този проблем. Архитектурата Core има две единици за изпълнение с плаваща запетая, които едновременно обработват векторни и скаларни операции с плаваща запетая. Едната единица с плаваща запетая извършва проста обработка като добавяне и изваждане, докато другата единица с плаваща запетая извършва операции за умножение и деление. Въпреки че не може да се каже, че архитектурата на Core е подобрила значително производителността с плаваща запетая, ефектът от нейното подобрение все още е очевиден.
3. Механизъм за предварително четене на данни и структура на кеша
Механизмът за предварително четене на микроархитектурата Core има повече нови функции. Устройството за предварително извличане на данни често трябва да търси тагове в кеша. За да се избегне голямото забавяне, което може да бъде причинено от търсенето на етикети, единицата за предварително извличане на данни използва интерфейса за съхранение, за да извърши търсенето на етикети. Операцията за съхранение не е ключът към повлияването на производителността на системата в повечето случаи, защото когато данните започнат да се записват, процесорът може незабавно да започне следващата работа, без да чака завършването на операцията за запис. Подсистемата кеш/памет е отговорна за целия процес на записване на данни в кеша и копиране в основната памет.
В допълнение, архитектурата Core използва алгоритъма за интелигентен достъп до паметта, който ще помогне на процесора да постигне по-висока ефективност между предната шина и трансфера на паметта.
Кеш системата на Core архитектурата също е впечатляваща. Двуядрената ядрена архитектура има капацитет на вторичния кеш до 4MB и двете ядра са споделени, а забавянето на достъпа е само 12 до 14 тактови цикъла. Всяко ядро също има 32KB кеш за инструкции от първо ниво и кеш за данни от първо ниво, а забавянето на достъпа е само 3 тактови цикъла. Кешът за проследяване (Trace Cache), въведен от архитектурата NetBurst, изчезна в архитектурата Core. Кешът за проследяване в архитектурата на NetBurst е подобен на общия кеш за инструкции. Използва се за съхраняване на инструкциите преди декодиране. Това е много полезно за дългата конвейерна структура на архитектурата NetBurst. След като основната архитектура се върне към сравнително късия тръбопровод, кешът за проследяване Кешът също изчезва.
Микроархитектура Nehalem
След като изпита славата на микроархитектурата Core, Intel продължи усилията си и пусна нова микроархитектура Nehalem в края на 2008 г., която основно е изградена върху скелета на микроархитектурата Core, плюс добавянето на SMT, 3-слойна Кеш, TLB и йерархична прогноза за разклонения, IMC, QPI и поддръжка за DDR3 технологии, в сравнение с по-големите промени от NetBurst архитектурата на Pentium4 към микроархитектурата Core, от микроархитектурата Core към микроархитектурата Core Промените в основните основни части на микроархитектурата Nehalem са по-малки.
1.QPI шинна технология
Шината QPI, използвана от архитектурата Nehalem, се основава на базирана на пакети технология за взаимно свързване от точка до точка с висока честотна лента и ниска латентност (технология за взаимно свързване от точка до точка). до точка на свързване), скоростта достига 6,4GT/s (6,4G данни могат да се предават за секунда). Всяка връзка е 20-битов широк интерфейс, който използва високоскоростно диференциално сигнализиране и специални часовникови ленти. Тези часовникови ленти имат преход при отказ. QPI пакетът данни е с дължина 80 бита и са необходими 4 цикъла за изпращане. Въпреки че пакетът данни е 80 бита, само 64 бита се използват за данни, а другите битове данни се използват за контрол на потока, CRC и други цели. По този начин всяка връзка предава 16 бита (2 байта) данни наведнъж, а оставащата ширина на бита се използва за CRC. Тъй като QPI шината може да се предава и в двете посоки, теоретичната максимална стойност на QPI шинна връзка може да достигне 25,6GB/s (2×2B×6,4GT/s) предаване на данни. Еднопосочният е 12.8GB/s. (За по-подробна информация, моля, вижте записа „QPI за бързо свързване на канали“)
2.IMC интегриран контролер на паметта
Архитектура на Nehalem IMC (интегриран контролер на паметта, интегриран контролер на паметта), може да поддържа 3 канала DDR3 памет, работеща при 1,33GT/s (DDR3-1333), така че общата пикова честотна лента да достигне 32GB/s. FB-DIMM обаче все още не се поддържа. Nehalem EX (Beckton) може да поддържа FB-DIMM (Fully Buffered-DIMM). Паметта на всеки канал може да се управлява независимо и контролерът трябва да се изпълни неправилно, за да се намали (покрие) забавянето. (За повече подробности, моля, вижте записа за интегриран контролер на паметта)
3.SMT
Технологията Simultaneous Multi-Threading (SMT) отново се завърна в архитектурата Nehalem, която е най-ранната, появила се на Pentium IV при 130 нанометра. За процесора с включен SMT, той ще претърпи повече неуспешни удари и ще трябва да използва повече честотна лента. Така че Nehalem е по-подходящ за SMT от Pentium IV.
Едновременната многопоточна обработка (SMT) на Nehalem е двупосочна и всяко ядро може да изпълнява 2 нишки едновременно. За механизма за изпълнение, в случай на многонишкови задачи, забавянето на една нишка може да бъде маскирано. Предимството на функцията SMT е, че трябва да изразходва само малък разход за площ на ядрото, което може да осигури значително подобрение на производителността в случай на многозадачност, което е много по-рентабилно от пълното добавяне на физическо ядро. Това е същото като предишната P4 HT технология, но за сравнение предимството на Nehalem е, че има по-голям кеш и по-голяма честотна лента на паметта, така че да може да се използва по-ефективно. Според Intel, SMT на Nehalem може да увеличи производителността с 20-30% с малко увеличение на консумацията на енергия. (За по-подробна информация, моля, вижте записа за технологията за синхронна многонишкова обработка)
4. Ново проектирана кеш система
Всяко ядро на Nehalem има частен L2 с общо предназначение, който е 8-посочна връзка 256KB, скоростта на достъп е доста висока. В сравнение със своя L1D, L2 на Nehalem не е нито приобщаващ, нито изключителен. Той може да прехвърля данни между двата основни частни кеша (L1D и L2), въпреки че не може да достигне пълна скорост.
В сравнение с микроархитектурата Core, Nehalem добавя нов слой L3 кеш, който е за необходимостта от множество ядра за споделяне на данни (Nehalem-EX има 8 ядра), така че този L3 има много голям капацитет. Голям. От архитектурна гледна точка, 16-посочната връзка, 8MB L3, оборудвана с процесор с архитектура Nehalem, е напълно включена за първите два етапа и се споделя от 4 ядра. (За повече подробности, моля, вижте записа в новата йерархична система на кеша)
Темпо на развитие
Intel следва закона на Мур от дълго време и е пионер във водещите индустриални иновации. Чрез непрекъснато обновяване на архитектурата на процесора, тази невероятна скорост на иновации не само подобрява производителността на процесора, но също така предоставя нови функции и възможности и в крайна сметка отговаря на нарастващите нужди на потребителите. Ние сме много загрижени за този вид непрекъснато развитие. Индустрията трябва да може да предоставя на платформи по-бърз и по-предвидим темп на иновации. Тези платформи се характеризират с по-бързи, повече връзки, надеждни, персонализирани и отлично компютърно изживяване. С водеща в индустрията експертиза в областта на чиповете и възможности за проектиране на архитектура, които ще осигурят силни двигатели на растежа за следващото десетилетие и след това, Intel предприе координиран и все по-ускорен темп на архитектурни иновации.
Какво означава?
Темпото на развитие се отнася до стратегията на Intel за въвеждане на нова микроархитектура и ново поколение технология за силициев процес приблизително на всеки две години.
Непрекъснатите иновации на Intel в технологията на силициевия процес позволиха плътността на транзисторите да се удвоява приблизително на всеки две години, което предоставя на дизайнерите на процесори силна гъвкавост при проектиране, за да проектират по-добри продукти. В миналото гъвкавостта на дизайна е била използвана за осигуряване на по-добра производителност и функции, като същевременно се намалява консумацията на енергия. Поглеждайки към бъдещето, непрекъснато нарастващите нужди на потребителите ще изискват по-бързи подобрения на производителността и интегриране на различни възможности през размити граници на използване. Следователно, това изисква архитектура на решение, която може да бъде разширена в широк спектър от области на използване, и тази цел може да бъде постигната само чрез иновации в цялата индустрия. Моделът на Intel за темпове на развитие на архитектурата и чиповете може да осигури мощен иновационен тласък, не само може да насърчи разработването на нови процесорни архитектури и чипсети с бързи и координирани темпове, но също така да се превърне в „катализатор“ за индустриални иновации на ниво платформа, осигурявайки висока енергия ефективност изпълнение Различни предимства.
Характеристика
Принципите, спазвани от темпото на развитие, се основават на това, което Intel нарича "тик-так" модел на чипове и микроархитектури. Този модел ще осигури процесорна архитектура с общо предназначение, обхващаща всички размери на пазари. Всяка „отметка“ представлява честотата на компресиране на силиций (скорост на биене) и всяка „отметка“ има съответна „отметка“, която представлява дизайна на нова микроархитектура, която се актуализира приблизително на всеки две години. Глобалната методология на дизайна на Intel и широката дисциплина са крайъгълните камъни на неговия принцип за скорост на развитие, който поддържа иновациите на Intel в процесори и платформи, които надхвърлят възможностите на отделните продукти.
Добър пример е огромният скок на Intel в разширяването на архитектурата на преносимите компютри, за да осигури изключителна производителност на сървъра. Intel постигна този огромен скок в своите процесори. Процесорът Intel Core(TM) 2 Duo е базиран на микроархитектурата Intel Core(TM). Две пълни изпълнителни ядра са вградени във физически процесор и работят на една и съща честота, което може да осигури водеща в индустрията производителност на енергийна ефективност за преносими компютри и настолни компютри. Компютърният елемент на микроархитектурата Intel Core(TM) е описан като интегрирано ядро, което поддържа оптимизирането на архитектурата и технологията, за да отговори на търсенето на пробивна производителност и енергийна ефективност. Intel ще продължи да предоставя сървъри, настолни компютри и мобилни продукти с мащабируема архитектура с общо предназначение, базирана на многоядрена процесорна технология. В крайна сметка, след непрекъснати иновации, се роди архитектура, оптимизирана за съотношение производителност към мощност и възможности за разширение, която ще насърчи развитието на "тик-так", базирано на общи основи на чипове при разработването на чипсети, връзки, памет и платформи . Поредица от иновации.
В основата на изпълнението на обещанието за скорост на развитие е способността на множество дизайнерски екипи по целия свят да работят заедно. Това изисква ефективна координация между екипите за постигане на взаимно допълване на методите и плановете на другите с най-малко припокриване и излишък. Intel също така подкрепя софтуерната общност и някои университети за разработване на многонишкови приложения и се ангажира да настоява доставчиците на веригата за стойност в индустрията да оценят напълно предимствата, донесени от скоростта на иновациите. Това включва насърчаване на дейности по стандартизиране, съответствие на индустрията и регулаторната среда и реални усилия за посрещане на нуждите на потребителите.
Още в началото на 90-те години на миналия век Intel Corporation спечели водеща позиция в индустрията със своята 32-битова процесорна архитектура Intel (IA32), като по този начин установи индустриален стандарт и пое водеща роля в обработката на Intel Pentium. През 1993 г. представянето на процесора Intel Pentium бележи появата на петото поколение настолни процесори. Впоследствие последваха поредица от иновации: през 1995 г. беше пуснат процесорът Intel Pentium; през 1997 г. е пуснат процесорът Intel Pentium II; през 1999 г. стартира процесорът Intel Pentium III; през 2000 г. стартира Intel Pentium, базиран на архитектурата Intel NetBurst 4 Процесорът. През същата година Intel представи и процесора Intel Xeon.
През 2003 г. пускането на пазара на първия процесор Intel Pentium M, базиран на 90-нанометрова технология, отбеляза прехода към енергийно ефективна производителност. Пускането на процесора Pentium M бележи преход към енергийно ефективна производителност. Коефициентът на консумация на енергия се използва като стандарт за измерване и има способността да се разширява. Въвеждането на тези процесори се основава на темпото на иновациите и развитието на чиповете, което не е задължително придружено от процеси и методи на проектиране.
През 2006 г. Intel пусна новата микроархитектура Intel Core(TM), която постави солидна основа за базирани на Intel настолни компютри, преносими компютри и масови сървърни многоядрени процесори. Тази иновация се основава на 65-нанометрова технология и е първата микроархитектура по пътя на развитие, която свързва архитектурния дизайн и чип иновациите в темпото на развитие. Скоростта на развитие на архитектурата и чиповете на Intel се различава от другите производители в индустрията в няколко отношения. Тези аспекти включват:
Микроархитектура, оптимизирана за производителност, възможности и енергийна ефективност за всички големи пазари;
Популярни принципи за повторно използване на дизайна, без да се чака плътността на чипа да бъде налична Съвместен дизайнерски екип, но това тласка към общи цели и цели на дизайна;
Съсредоточете се върху използването на паралелни чипсети и развитието на индустриалните производители на верига за стойност, за да постигнете иновации на ниво платформа и бързо да подобрите възможностите на платформата.
Ето защо, моделът на темпото на развитие на Intel допълнително консолидира надеждната основа на други иновации в чипове, за да осигури водеща в индустрията енергийно ефективна архитектура за производителност с темп, който ще стимулира иновациите и растежа в цялата индустрия.
Стратегията на Intel за развитие "тик-так".
Прилагането на темпото на разработка "тик-так" за многоядрени процесори винаги се е основавало на интегрираното ядро, което е основният изчислителен елемент, способен да осигури целева производителност и възможности, както и изключителна енергийна ефективност.
Therefore, "Tick-tock" needs to synchronize the design process to achieve the following innovations, which are in line with user values across various market sectors:
По-ниска консумация на енергия; Многонишкова производителност; Характеристики и възможности; Подобрете модулността и гъвкавостта.
Ключът към изпълнението е да донесете това темпо на иновациите на иноваторите в индустрията, за да донесете реални ползи на потребителите. Поради това Intel коригира темпото на развитие, свързано с цялостното лидерство в индустрията:
Актуализирайте технологията на силициевия процес („тикове“) на всеки две години и в същото време актуализирайте архитектурата („тикове“) на всеки две години;
Множество опитни дизайнерски екипи се ангажират да поддържат целите на дизайна и важните събития в синхрон и да определят допирните точки на процеса, за да увеличат максимално ефективността;
Честото "обучение" на функции също осигурява способността за адаптиране към промените.
Резюме
Следвайки непрекъснато закона на Мур, Intel удвоява броя на транзисторите на силициево ядро почти на всеки две години. Удвоеният брой транзистори осигурява голяма гъвкавост на дизайна, което от своя страна може да подобри производителността, скалируемостта и енергийната ефективност. В най-новото поколение продукти с микроархитектура Intel Core(TM), гъвкавостта на дизайна чрез увеличаване на броя на ядрата носи огромни подобрения на производителността, предоставя отлични функции/възможности за нови и подобрени приложения и значително намалява консумацията на енергия. Intel се фокусира върху надеждното и ускоряващо се темпо на иновациите и ще предоставя нова микроархитектура и подобрение на технологията на силициев процес приблизително на всеки две години.
Архитектурата "тик-так" на Intel и моделът на темпото на развитие на чипове донесоха огромни предимства за индустрията и потребителите, а новите възможности и решения ще отговорят на нарастващите им нужди. В Intel нашата мисия е да предоставяме архитектурни иновации със скоростта на иновациите на закона на Мур.